GSM锁相环路的设计与调试

时间:2022-10-24 13:30:05 来源:网友投稿

摘要:我同学生共同设计一个简单的GSM选频器中锁相环电路,并对电路的设计和调试进行分析,对低相噪,高鉴相灵敏度和高压控灵敏度设计理论进行验证,得到了较好的相噪,较高的鉴相灵敏度和压控灵敏度,达到了设计的目的。

关键词:GSM 锁相环 单片机 相噪 频率合成器

中图分类号:TN929.5文献标识码:A文章编号:1007-9416(2012)02-0055-02

GSM是全球移动通信系统,GSM网是现代通信网路中的重要网络之一,而锁相环是GSM网基站、直放站中最为关键的模块之一。它为GSM基站、直放站提供精确的本地振荡信号。锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。由于锁相环具有捕获、跟踪和窄带滤波的作用,因此被应用在通信、微处理器、以及卫星等许多领域。锁相环是通信电路里时钟电路的一个重要模块、是模拟和射频集成电路设计领域最有挑战的模块之一。本人教学之余试着同学生一起收集材料,设计一个较为简单的锁相环电路,下面介绍一下我们的设计。

1、初步思路

基于我们对锁相环路基本理论知识的了解,尤其是频率合成器工作原理的了解,基本的GSM中锁相环的设计与调试有了一定的思路。在其初步设计上必须包括两个部分(1)硬件设计(2)软件编程,硬件主要是环路的设计,包括单片机控制频率合成器,环路滤波器等。软件编程主要是单片机发送信号给频率合成器,通过软件修改频率合成器的内部寄存器来修改内部的分频比,以修改其合成的频率,然后通过频谱分析仪分析其合成频率的强度、功率和相位噪声等。

2、硬件电路分析

以下就对整个硬件电路进行具体电路分析:图1、图2为硬件电路的原理图。

图中MC145201的引脚1、20接参考频率,本设计采用20M晶振;引脚3、4为片内鉴相器的鉴相输出接于由环路LM258组成的环路滤波器,环路滤波器输出端接VCO,VCO在经301桥路接于MC145201的引脚11形成环路,引脚2(LD)锁定检测输出,当环路锁定时输出为高电平,接LED,若环路已经锁定则LED亮;引脚17、18、19分别为使能、时钟和数据引脚接于单片机用于控制锁相环路的输出频率。

3、硬件调试分析

调试时给电路加9V直流:

(1)通过单片机初始化给MC145201设置初始值,让其初始合成频率为992M,若经分频后的频率与参考频率在MC145201的捕获带内,就能达到频率的锁定,引脚2输出高电平使得LED等亮,从而得知频率已经达到锁定。

(2)把锁定输出的信号加到频谱分析仪中,观察其输出的频率的功率,相位噪声和其输出频率是否与设定的频率相同。

(3)通过按键改变MC145201的合成频率,观测LED灯是否亮着,同时观察频谱分析仪的频谱图,看其输出的频率是否按所设定的步进变化。

(4)当锁相LED灯不亮时说明输出频率经分频后的频率与参考频率经分频后的频率相差太大,不再鉴相器的捕获带内,时环路不能达到稳定而锁定。原因可能是MC145201所设置的分频系数不对,使其相位偏差太大而引起的。或环路滤波器不能有效的滤除高频分量,不能使环路处于一个有效的反馈系统中重而达不到稳定

(5)若环路有初始化时有有效的输出,但在按按键时没有有效的按照所设计的频率步进变化,其原因可能是软件问题。

4、软件调试分析

单片机是一种专门用与控制的计算机。它在一块芯片上集成了CPU,RAM ROM,定时/计数器和各种I/O部件,具有体积小,功能强,价格便宜,可靠性高等优点。本次设计单片机主要的作用是与MC145201进行串口通信,从上面的器件资料我们已经了解到其内部有三个寄存器,其定义如下:

(1)C寄存器:共有8位,作用如下:

C7:选择相位频率探测器的输出状态

设置为高时,PDout的输出电流与源电流一致,¢V<¢R。

设置为低时,PDout的输出电流与宿电流一致,¢V〉¢R。

C6:选择哪个探测器被使用

设置为高时,PDout的输出为探测器A,¢V,¢R为高电平状态,关闭探测器B。设置为低时,PDout的输出为探测器B,¢V,¢R被选通,关闭探测器A,PDout为高电阻状态。

C5:设置为高时,LD输出表现当前PLL工作状态,

设置为低时,LD进入低电平状态。

C4:为高时,进入省电模式;为低时,进入工作模式。

C3,C2:控制PDout输出的源/宿电流的百分比。

C1:当A22 A23=00即选port时,C1决定OUTPUT A。

当C1设置为高,Output A高电平状态;C1为低时,Output为低。

A22 A23选其他时,与C2,C3配合作为控制PDout输出的源/宿电流的百分比。

C0:决定Output B的状态,

C0为高时,Output B为高电阻,这时可以串接;

C0为低时,Outpot B为低,不串接。

本次设计定义C7~C0=0010 0000 B。GSM串行多载频0010 0010(03年3月数据)

(2)R寄存器:

R15-R13:决定参考频率的工作模式,000关闭晶振模式,001晶振模式,010参考模式,REFout=REFin,011参考模式,REFout=REFin/2,100参考模式,REFout=REFin/4,以此类推。

R12-R0:决定Fr的分频比,可用范围:5—8191。本次设计定义R15-R8=0010 0000B。

(3)A寄存器:

A23,A22:选择Output A的工作状态。00为port,01为DATA OUT,10为FV,11为FR。

A21,A20:为高,暂时无作用。

A19-A8:设置N寄存器,即为射频的分频比,数值范围:5-4095。

A7-A0:设置A寄存器,数值范围:0-63。

本次设计定义A23-A16=1111 0000B,A15-A8=N寄存器,A7-A0=A寄存器。图3为程序流程图:

初始化程序主要是对程序进行系统定义,给MC145201发送初始数据,定义其内部寄存器的值。按键组要是进行修改合成的频率,当有按键按下时,通过数据处理与发送,重新定义MC145201内部的寄存器值来改变合成的频率。若无按键按下保持判断按键状况。

本次设计,设计了4个按键,其中两个用于以鉴相灵敏度为步进进行增加或减少,另两个按键用于直接跳到GSM下行频段的最大值与最小值。本次设计频率可调控范围为992M-1056M,当频率处于这两个值时,若按下相应的步进增加或减少键,则MC145201保持原来所设定的值,并使单片机发送信号给LED2发亮,表示频率已经到顶了。

5、相位噪声分析

基于上述的设计分析,把电路输出的信号接到频谱分析仪上进行相位噪声分析,根据相噪公式:相位噪声=[Pssb(dBm)-Ps(dBm)]-10lg (RBW/1Hz)

一般频谱分析仪设置如下:

RBW 设置为100Hz;扫描时间swt设置为200ms;

为方便观察带宽在观察频偏100k的相躁是为400k,频偏10k是设置为50k。

通过上述的设置,本人取了GSM下行频段中的中心频率的频谱图,如下:

通过上述频谱图的分析可知其输出的相噪都可达到-100dBc/Hz左右,基本达到GSM本振频率的要求。但对于高要求的本振频率还需进一步的设计。

6、测试方案

本次测试所用到的工具主要是频谱分析仪和9V的电源,电路中只有运放芯片需要9V电压,其余的如频率合成器和51单片机都要求5V供电,所以电路设计中用了LM7805稳压管把9V供电稳成5V。测试时通过单片机初始化,给频率合成器发送初始信号,即给频率合成器内部寄存器进行赋值,给出初始的合成频率,当环路频率锁定时,电路中的绿LED灯亮通过频谱分析仪可观测其输出的频率,功率和计算出其相位噪声。同时通过单片机外部的独立键盘可一修改发送给频率合成器的参数来修改合成的频率,通过按键可实现以鉴相频率为步进的频率增减,实现锁相频率的调控。因锁相技术的发展,技术水平的不断提高,各种频率合成器芯片及VCO芯片的出现,使得锁相环的设计也越来越简单,所以本次设计电路结构简单,造价低廉,易于广泛使用和推广。初步实现的测试电路框图如图5:

7、结果讨论

对锁相环的初步方案为并行的锁相环路,这种方案可成功的输出方案并且输出的信号与反馈的信号在频率合成器的捕获带内,信号可锁定输出,其输出相噪在-100dBc/Hz左右,基本可达到GSM频段内本振频率的要求,并且其输出的信号功率控制在-5dB左右,相噪也控制在-100dBc/Hz左右,但也存在着一些问题如:输出的频率与理论设计的值有一点点的偏差。

由于本人能力有限,同学生共同设计中也存在一些不足之处,希望在今后对该课题的研究中能设计出更好的方案,既能输出跟小的相噪又能得到较精准的频率且其功率也能达到-5dB左右,另外要达到硬件电路简单,成本低的目的。更希望我们这不成熟的设计能让学生在今后工作中有创新设计的意识。

参考文献

[1]陈常勇.用于GPS接收机的全集成锁相环设计 [硕士论文].北京:北京交通大学,2006.06 pp.1.

[2]魏建玮,张迎雪.锁相环技术综述.科技信息(学术版),2008(36):190.

[3]冯伟平.CMOS集成电荷泵锁相环的理论研究与电路设计[硕士论文].湖北:武汉科技大学,2009.05.pp.2-pp.3.

作者简介

陈文沐,男,出生日期:1969年8月,西南师大物理本科毕业,现为莆田科技职业技术学校副校长,讲师。一直从事电子电器专业和汽车专业的电路教学。

推荐访问:调试 锁相环 设计 GSM